□ (인텔) 2025년 1.8나노 생산 목표로 파운드리 시장 진격

º 온라인 기술 로드맵 발표 행사(Intel Accelerated)를 개최(7.26)하며 종합 반도체 기업으로 리더십을 강화하기 위한 ‘IDM 2.0’ 전략* 업데이트

* IDM(Integrated Device Manufacturing) 2.0 전략은 인텔이 반도체 시장 지배력을 강화하기 위해 파운드리 시장 진출, 초미세공정 기술개발 등을 제시한 비전으로 지난 3월 발표

- 2021년 7나노미터(1nm=10억 분의 1m, 이하 나노) 반도체를 선보인 뒤 2023년 3나노, 2024년 2나노, 2025년 1.8나노 반도체를 생산하는 로드맵 제시

- TSMC·삼성전자가 현재 3나노 공정의 반도체 양산을 준비하고 있는데 7나노 공정을 개발하고 있는 인텔이 4년 내 이를 추월하겠다는 복안

- 한편 그 동안 핀펫(22나노), 슈퍼핀(10나노) 등 명칭을 사용해 온 인텔은 향후 개발하는 반도체 노드의 명칭을 ‘인텔X’로 변경

※ 현재 10나노 슈퍼핀에서 와트당 성능 10~15% 향상시킨 제품을 인텔7로, 전작 대비 와트 당 20% 성능을 향상시킨 제품은 인텔4로 리네이밍

- 2024년부터는 ‘옹스트롬(Angstrom, 0.1나노)’의 ‘A’를 공정기술에 붙이기로 결정. 2나노는 20A로 불리는 셈

※ 20A에는 리본펫(게이트올어라운드(GAA: Gate-All-Around) 트랜지스터를 적용한 공정기술)과 파워비아(웨이퍼 후면에 전력 회로를 배치해 반도체 성능을 높이는 기술)를 활용 예정

- 2025년 목표로 하는 1.8나노(18A)에는 2세대 리본펫 구조와 최첨단 EUV 기술인 ‘High-NA EUV’*를 업계 최초로 도입 계획

* High-NA EUV: EUV 장비에 탑재하는 렌즈 해상도를 더 높이는 기술

- 이 같이 혁신적인 공정 개발 로드맵을 실현하기 위해 세계 최고 기술력을 보유한 EUV 장비 생산업체인 네덜란드 ASML과 협력해 High NA EUV를 공급받을 예정이며 EUV외에도 

관련 업체와 장비 생태계를 육성해 나가겠다고 설명

- 또한 퀄컴·아마존을 새로운 고객사로 확보했다고 밝혔는데 특히 퀄컴은 TSMC·삼성전자 파운드리를 통해 스마트폰 AP 칩을 생산해왔다는 점에서 향후 초미세공정을 활용한 

파운드리 시장의 치열한 경쟁 시사

º 모바일 시대를 맞아 성장이 주춤했던 인텔은 인공지능·자율주행 등 신산업 성장으로 수요가 급증하고 시장 변화에 적극 대응하며 반도체 패권 경쟁 승부수

□ (TSMC) 미국ㆍ일본에 이어 독일까지 생산 공장 건설 검토하며 해외 진출 적극적

º 미국 애리조나주에 이어 일본에 반도체 R&D·후공정 공장 건설 등 해외 진출을 결정한 가운데 최근 독일에 반도체 공장 건립을 위한 평가 작업을 검토·진행 중

- 7월 말 TSMC 류더인 회장은 인피니언‧폭스바겐‧다임러 등 주요 고객사가 있는 독일에 반도체 공장 신설 문제를 진지하게 평가하고 있다는 서한을 주주들에게 전달

º 이미 3나노 공정 양산 준비도 진행 중이며 애플·인텔과 함께 제품 테스트를 시작, 2022년 양산에 돌입할 것으로 관측

º 이를 위해 대만 타이난 소재 공장에 3나노급 반도체 생산설비를 설치하고 있으며 애플·AMD 등 다수의 고객사를 확보한 것으로 추정

º 또한 7월 말 대만 정부는 자국 반도체 산업의 근거지인 신주과학기술단지에 TSMC의 2나노 반도체 공장 신설 계획을 최종 승인

º TSMC는 금년 말까지 2나노 시험 생산라인을 완성하고 2024년에는 2나노 반도체를 상용화한다는 목표

º 반면 중국 난징에 12인치 웨이퍼 파운드리 공장 증설 계획에 대해서는 중국의 반도체 굴기를 이유로 미국이 반대 의사를 보이면서 추진 여부 미지수

□ (삼성전자) 3나노 제품 생산 목표 및 새로운 차원의 기술개발 앞장

º 금년 하반기 중으로 4나노 1세대 반도체를 양산하고 2022년에는 3나노 1세대 제품 상용화에 이어 2023년에는 3나노 2세대 제품 출시 계획

º 인텔·TSMC 등 경쟁사 대비 3나노 기술우위를 확보하기 위해 독자적인 ‘게이트올어라운드(GAA)’ 기술을 적용할 예정

- 요철 형태로 세워져 지느러미(핀·fin) 모양의 게이트와 맞물린 기존 핀펫 기술이 10나노 미만 공정기술에서는 점차 한계에 부딪치자 GAA가 그 대안으로 주목

- GAA는 게이트가 가늘고 긴 와이어(선) 형태의 채널을 전방위로 감싼 구조로 기존 핀펫은 전류가 흐르는 채널이 3개 면이었지만 GAA는 모든 면에서 전류가 흐르게 하며 

반도체 소형화와 고성능화 구현 가능

※ 3나노 GAA 공정을 활용하면 7나노 핀펫 대비 칩 면적은 45%, 소비 전력은 50% 절감

- 다만 GAA 트랜지스터의 기술적 난관은 채널을 선으로 만들면 충분한 전류를 얻기 힘들다는 것인데 삼성전자는 이를 극복하기 위해 와이어 대신 ‘얇은 종이(나노시트)’

형태의 채널을 만들었으며 이 같은 독자 GAA 기술을 ‘MBCFET(Multi-Bridge Channel Field Effect Transistor)’으로 명명

- 지난 7.1일 반도체 설계자동화(EDA) 업체 시놉시스와 협력해 GAA 3나노 공정 테이프아웃(반도체 설계 완성)에 성공했다고 공개했으며 2022년 양산 목표

º 아울러 △세계 최초로 메모리와 시스템반도체를 융합한 HBM-PIM (Processing-in- Memory) △D램 모듈에 연산기능을 탑재한 AXDIMM △SSD에 연산기능을 탑재한 스마트 SSD 

△D램 용량 한계를 극복할 수 있는 CXL D램 등 새로운 메모리 솔루션을 지속해서 선보이며 빠르고 복잡하게 변화하는 반도체 산업에 적극 대응

º 한편 삼성전자의 해외 낸드플래시 생산 기지인 중국 시안 공장은 2공장 2단계 증설이 마무리 단계에 있으며 하반기 완공 후 제품을 본격 출하 예정

- 중국 시안공장은 1·2공장으로 운영되고 있으며 2단계 투자 증설까지 완료하면 2공장은 웨이퍼 월 13만장 규모의 낸드플래시 생산 능력을 확보, 1공장(월 12만 장) 생산량까지 합치면 

월 25만장 수준의 낸드플래시 생산 가능

※ 이는 업계에서 추정하는 2020년 삼성전자 낸드플래시 생산량의 절반에 해당하는 수준

- 시안 공장 모든 라인을 풀가동해 재편 작업이 한창인 낸드플래시 시장에서 독보적 지위를 공고히 하겠다는 전략

※ 2020년 美 마이크론이 세계 최초 176단 낸드 개발에 성공하면서 삼성전자 아성에 도전. 마이크론·웨스턴디지털의 日 키옥시아 인수 검토 등으로 낸드 플래시 시장 경쟁 구도에 

변화 예상